AFD芯片設計這個標題圈內(nèi)人一看就懂圈外人可能要問一句AFD是什么在我接觸過的項目里AFD最常見的身份是模擬前端Analog Front End也就是傳感器和數(shù)字世界之間的那道“翻譯官”電路。不管是醫(yī)療貼片、工業(yè)變送器還是IoT感知節(jié)點信號進來第一站就是它。但這三個字母在不同語境下還有別的含義比如Always-ON Feature Detection常開特性檢測或者Adaptive Frequency Divider自適應分頻器后面這兩種多見于低功耗喚醒電路和時鐘鏈路。今天這篇我主要以模擬前端這條主線來拆把從指標定義、架構選型到流片測試的完整鏈路捋一遍順便把那些文檔里不寫的經(jīng)驗教訓也一并倒出來。先說清楚這東西到底解決什么問題。傳感器輸出的信號通常是微伏到毫伏級的微弱模擬量直接送給ADC要么精度不夠要么根本采不到。AFD的任務就是把這路信號做低噪聲放大、抗混疊濾波、動態(tài)范圍匹配再干凈地交給后級數(shù)字化。簡單說它決定了整個系統(tǒng)能“看”得多清楚。做AFD的人既要懂模擬電路又要懂傳感器特性還得會跟數(shù)字團隊打交道屬于典型的交叉崗位。你要是剛接觸這塊或者正在選型評估又或者想弄清楚AFD設計里的坑在哪里這篇內(nèi)容應該能幫你省下不少摸索的時間。1. 項目整體拆解AFD到底在做什么1.1 AFD的三種身份先分清再動手接項目第一件事不是畫原理圖而是確認AFD這三個字母在這個芯片里的具體含義。我吃過這方面的虧早期有個項目架構文檔里寫的AFD我默認按Analog Front End去搭結果評審時才發(fā)現(xiàn)團隊的意思是Adaptive Frequency Divider整個前端方案全得推翻重來。所以拿到標題先對齊定義這一步省不了。三種常見身份差異很大模擬前端Analog Front End用于傳感器信號鏈路包含放大、濾波、驅(qū)動等模擬電路模塊輸出給ADC或比較器。常開特性檢測Always-ON Feature Detection用于低功耗喚醒場景比如語音活動檢測、運動手勢識別通常是一個極低功耗的模擬/數(shù)字混合電路一直在監(jiān)聽有事件才喚醒主系統(tǒng)。自適應分頻器Adaptive Frequency Divider用于時鐘與射頻鏈路根據(jù)輸入頻率或控制字動態(tài)調(diào)整分頻比保證鎖相環(huán)或時鐘樹工作在正確頻率。三種方向的技術棧完全不同。模擬前端重低噪聲設計常開檢測重功耗優(yōu)化和事件觸發(fā)邏輯自適應分頻器重高速數(shù)字時序。本文后續(xù)默認聚焦第一種因為它在醫(yī)療、工業(yè)、IoT領域覆蓋最廣對有志入行的人來說也是最值得先啃下來的方向。1.2 模擬前端在整個芯片里的位置和分工把一顆數(shù)模混合芯片攤開看AFD處在傳感器和ADC之間的咽喉位置。前面是電極、熱敏電阻、光電二極管或MEMS器件后面是SAR ADC、Sigma-Delta ADC或者比較器陣列。AFD的輸入直接連傳感器輸出直接送ADC它的性能天花板基本就是整個感知鏈路的性能天花板。這里有個容易被忽視的點AFD不只是“放大”而已。它還要負責阻抗匹配、共模電壓擺置、信號帶寬限制、抗混疊、ESD保護協(xié)調(diào)甚至在某些架構里要承擔DC失調(diào)消除和增益自動控制。也就是說它是一整條信號調(diào)理鏈路的集合體不是單純一個運放就能搞定的。從模塊劃分來看一個典型的AFD由以下幾個子電路組成輸入保護與偏置網(wǎng)絡控制ESD結構、輸入阻抗匹配、傳感器偏置電流。低噪聲放大器LNA第一級放大決定整個鏈路的噪聲系數(shù)基底通常設計為固定增益比如6dB到20dB?？删幊淘鲆娣糯笃鱌GA第二級可調(diào)增益配合后級ADC的滿量程范圍做動態(tài)匹配。抗混疊濾波器通常是RC結構或者有源低通用來限制采樣前的信號帶寬。輸出驅(qū)動級負責給采樣電容充電需要足夠帶寬和擺率才能保證ADC采樣準確。參考與偏置電路帶隙基準、偏置電流源保證全鏈路的PVT穩(wěn)定性。我見過不少新手把AFD理解成一個放大電路其實它更像一條流水線每個模塊各司其職任何一個環(huán)節(jié)帶寬不夠或者噪聲超標整條鏈路的表現(xiàn)都會給你顏色看。2. 噪聲、增益、帶寬先把AFD核心指標算明白2.1 噪聲指標從輸入?yún)⒖荚肼暦赐颇K預算做AFD繞不開噪聲。噪聲指標最常用的表達是輸入?yún)⒖荚肼晢挝皇铅蘓rms或者nV/√Hz含義是把輸出端測到的所有噪聲折算回輸入端等效成輸入端串了一個多大噪聲源。這個值越下說明鏈路本身引入的干擾越小。怎么定指標從系統(tǒng)需求倒推。假設某個醫(yī)療信號采集系統(tǒng)要求信號分辨率達到5μV那么輸入?yún)⒖荚肼曋辽僖陀?μVrms留出設計裕量。再假設信號帶寬是1kHz換算成功率譜密度1μVrms除以帶寬的平方根√1000≈31.6得到約31.6nV/√Hz這個數(shù)直接作為LNA的設計目標。如果傳感器源的輸出阻抗比較高還要考慮電流噪聲——電流噪聲乘以源阻抗會變成電壓噪聲這一步經(jīng)常被人忽略做高阻抗電極接口時尤其要小心。怎么分配預算典型鏈路由兩級放大器加一個RC濾波器組成。第一級LNA貢獻的噪聲最致命因為后面所有噪聲都要除以它的增益才能折算回來。第二級PGA的噪聲貢獻相對小但也不能完全不管。經(jīng)驗法則LNA噪聲占70%PGA占20%濾波器和其他占10%。這樣你在做LNA時心里有數(shù)不用追求每個模塊都極限把力氣花在刀刃上。2.2 增益分配動態(tài)范圍和失真的平衡增益怎么分配直接影響信號質(zhì)量和功耗。傳感器的最大輸出幅度是已知的ADC的滿量程輸入范圍也是已知的增益的目標就是把兩者匹配起來讓信號在整個工作范圍內(nèi)既不飽和也不浪費量化精度。舉個例子某個壓力傳感器輸出范圍是±2mVADC滿量程是±1V需要500倍的總增益大約對應54dB。這個增益不能全放在LNA上否則第二級PGA就沒有存在意義了而且過高的第一級增益會把傳感器直流失調(diào)也放大直接飽和后級。我的做法是把54dB拆成LNA 20dB加PGA 34dBLNA只做固定增益PGA根據(jù)現(xiàn)場信號強弱動態(tài)調(diào)整。這樣傳感器帶來的直流失調(diào)先被LNA放大20dB后面PGA通過交流耦合或者校準DAC把直流分量消掉再放大剩余信號動態(tài)范圍就保住了。失真和增益強相關。增益越高每級處理大信號的余量越小THD越容易惡化。因此在分配增益時要反復核算每一級輸出擺幅確保最高增益配置下最差輸入信號也不至于把運放推到軌上。遇到寬動態(tài)范圍需求時可以考慮分段AGC或自動增益校準但那樣要把模擬增益控制和數(shù)字控制環(huán)路打通復雜度會上升取舍時需要結合系統(tǒng)粒度來決定。2.3 帶寬與建立時間采樣之前一切都要“坐穩(wěn)”AFD的輸出是送給ADC的ADC采樣時會在輸入端抽取電荷如果AFD的建立時間不夠采樣值就會引入誤差。這里的核心矛盾是帶寬太窄建立時間拉長帶寬太寬噪聲變大。兩者之間要取均衡。建立時間的經(jīng)驗估算公式是建立時間 ≈ π/2×帶寬的若干倍。要建立精度到N位的程度大概需要ln(2^N)/π個時間常數(shù)。比如一個12位ADC需要建立到0.024%精度大概需要7到8個時間常數(shù)。如果允許采樣建立窗口是1μs那AFD的閉環(huán)帶寬就要做到1.2MHz左右。這里面還要考慮采樣電容的大小電容越大需要的驅(qū)動能力越強功耗自然上漲。選型時別只看帶寬輸出級能提供的峰值電流和擺率才是決定能否在規(guī)定時間內(nèi)完成充放電的關鍵。有個實際工程里的做法讓AFD驅(qū)動級工作在AB類靜態(tài)電流不要太大但峰值電流能力要足。這樣在無信號時功耗低采樣瞬間又能“供得上電”兩邊都照顧到。3. 核心模塊設計與參數(shù)選擇從原理圖到版圖3.1 LNA的選型與偏置策略LNA是整個AFD的“耳朵”設計它的核心是低噪聲、高輸入阻抗、確定的低頻增益。常見的實現(xiàn)有兩種一種是用片內(nèi)運放配外部電阻的閉環(huán)結構另一種是源極退化或電容反饋的開環(huán)結構。閉環(huán)結構增益精確但噪聲會受反饋電阻熱噪聲影響開環(huán)結構噪聲低但增益精度依賴器件匹配需要做校準或者trim。我在實際項目中更常用電容反饋的閉環(huán)LNA原因有三第一電容不產(chǎn)生熱噪聲反饋網(wǎng)絡對噪聲貢獻小第二增益只由電容比值決定匹配精度可以做得很高第三通過開關電容電路可以實現(xiàn)自動失調(diào)消除省去外部大電容。代價是需要額外的開關時序控制要和數(shù)字團隊協(xié)同定義時鐘。偏置電路是LNA的命脈。偏置電流的大小直接決定輸入管的跨導跨導越高熱噪聲越低但功耗和面積也會增加。設計時先由噪聲目標反推輸入管的gm再由gm反推偏置電流。碰到低功耗需求時一個常用的技巧是把輸入管偏置在弱反型區(qū)用稍微大一點的面積換低電流下的高gm效率但弱反型區(qū)匹配性和fT都差做寬帶信號時要慎重別只看噪聲。3.2 PGA的增益切換控制策略PGA通常是AFD里最“靈活”的模塊設計目標是小面積、低功耗、低失真、增益可編程。實現(xiàn)方案上我傾向于用開關電阻網(wǎng)絡加運放的經(jīng)典結構增益由電阻比值決定切換由數(shù)字控制字完成。這個結構的難點在于開關導通電阻會串入反饋網(wǎng)絡產(chǎn)生額外增益誤差和失真。解決辦法是讓開關在反饋環(huán)內(nèi)或者做“先開后斷”的時序控制減少信號路徑上的開關影響。增益切換的時序也值得注意。如果PGA在ADC采樣過程中切換增益輸出會出現(xiàn)毛刺輕則產(chǎn)生噪點重則讓后級飽和。穩(wěn)妥的時序是在ADC保持階段完成增益切換等輸出重新建立穩(wěn)定后再開始下一個采樣周期。這里要跟系統(tǒng)的時序控制仔細對齊別想當然毛刺問題debug起來容易懷疑人生。匹配問題也很關鍵。電阻網(wǎng)絡里每個比例的匹配精度決定增益精度CMOS工藝下要做到0.1%以上的比例匹配需要精心做版圖畫對稱加dummy電阻并讓電阻條朝向一致。千萬別為了省面積把電阻畫得太窄匹配和噪聲都會惡化。3.3 低功耗設計IoT場景下如何省電低功耗是現(xiàn)在AFD設計的重頭戲。傳感器節(jié)點要撐幾個月甚至幾年的紐扣電池AFD作為常開的信號鏈路它的耗電直接決定系統(tǒng)待機時間。省電策略要分層次做不能只盯著某一塊電路。第一個層面是工作模式管理。AFD如果不需要連續(xù)監(jiān)測就設計了快速上電、穩(wěn)定、采樣、關斷這種序列化工作模式。上電穩(wěn)定時間要做到10μs以內(nèi)這要求偏置電路和參考電路必須快速settle犧牲一部分穩(wěn)態(tài)精度的同時換取休息時間總體平均功耗反而降下來。這個思路對電池供電的IoT節(jié)點特別管用。第二個層面是模擬電路本身的靜態(tài)功耗。在滿足噪聲和帶寬目標的前提下盡量減小每一級的偏置電流。輸入管的白噪聲需求是最難妥協(xié)的它和電流強相關但后級電路、濾波器、輸出驅(qū)動級可以適當削弱因為折算到輸入端的噪聲貢獻要除以總增益它們在低增益下沒那么敏感。做功耗優(yōu)化時每級分開核算別一刀切減電流。第三個層面是時鐘門控和關斷開關。IDDQ級的漏電在深休止態(tài)很關鍵需要用高閾值開關把偏置完全斷開同時處理好關機時的浮空節(jié)點防止漏電通路和閂鎖風險。這些細節(jié)看起來小但實際芯片功耗測試時幾微安或幾十微安的差距往往就在這些地方體現(xiàn)出來。4. 數(shù)模協(xié)同與版圖設計AFD最容易翻車的地方4.1 數(shù)模接口的溝通與信號完整性設計現(xiàn)在的AFD很少是純模擬設計增益配置、失調(diào)校準、模式切換、自測邏輯都需要數(shù)字控制信號介入。數(shù)模協(xié)同設計如果做不好后仿真的CRC錯誤、時序冒險、地彈噪聲會讓你反復懷疑人生。我的建議是建立一個規(guī)格文檔明確定義所有控制信號的時序、電平、同步機制和上電行為。模擬團隊和數(shù)字團隊用同一份規(guī)格文檔避免“你理解的增益切換和我理解的增益切換根本不是一回事”這種低級錯誤。實際項目中控制信號統(tǒng)一用同步器打兩拍再進模擬域避免亞穩(wěn)態(tài)污染偏置狀態(tài)如果有多個切換事件同時觸發(fā)還要約定優(yōu)先級和仲裁邏輯。數(shù)字噪聲對模擬電路的耦合尤其是襯底和電源上的毛刺是數(shù)?；旆吕镒畛Ｒ姷耐袋c。處理手段有幾個關鍵模擬模塊單獨供電域、加去耦電容、把數(shù)字模塊布局遠離高阻抗敏感節(jié)點、用保護環(huán)隔離。最直觀的經(jīng)驗是從版圖上就把數(shù)字區(qū)和模擬區(qū)物理分開別讓高速翻轉(zhuǎn)的緩沖器緊挨著LNA輸入管。4.2 版圖關鍵點匹配、屏蔽與ESD路徑版圖直接決定芯片能不能跑出仿真里的性能特別是模擬前端這種小信號高精度電路。幾個重點必須盯住。輸入差分對的匹配要放在最優(yōu)先位置。常見的做法是共質(zhì)心畫法把兩個輸入管交叉擺放并加dummy器件保證四周環(huán)境一致這樣梯度變化比如溫度梯度和工藝梯度對兩個管子的影響大致抵消。偏置電流鏡需要同樣的共質(zhì)心處理否則一個簡單的2倍鏡像就可能出現(xiàn)1%以上的失配直接惡化整個鏈路的失調(diào)。高阻抗節(jié)點要做屏蔽處理。比如LNA的輸入端走線旁邊如果有數(shù)字信號線并行耦合干擾會直接進入信號鏈路。處理方案是在敏感走線兩側(cè)加接地屏蔽線并且避免長距離并行如果實在繞不開就分層走線讓敏感信號被上下地平面包圍。這個跟PCB設計里的“包地”思路類似只是到了芯片版圖里距離更近、容性耦合更嚴重更馬虎不得。ESD路徑設計同樣不能輕視。芯片引腳進來先過ESD保護結構但ESD器件本身的電容和漏電會影響輸入阻抗和噪聲性能。合理的做法是把ESD二級管設計偏小只要滿足設定放電能力即可再結合鉗位電路共同完成保護同時保證在正常工作電壓下漏電足夠小。此外ESD器件的布局要盡量靠近焊盤避免把大電流引入到敏感的輸入管區(qū)域。5. 流片前評估與測試方案別等樣片回來才后悔5.1 仿真的層次與驗證清單AFD項目的驗證工作要在流片前充分鋪開。仿真層次從原理圖前仿、版圖后仿到數(shù)?；旆旅恳徊蕉加懈髯缘膬r值千萬不要直接省掉中間層。前仿主要驗證功能和理想性能速度快、迭代方便適合把架構方向大致鎖定。到了后仿階段寄生電容電阻會改變帶寬、相位裕度和噪聲尤其是高頻信號路徑寄生效應可能讓增益峰值和帶寬明顯偏離預期。數(shù)模混仿則解決數(shù)字控制和模擬狀態(tài)的聯(lián)動問題跑典型工作序列確認沒有時序沖突。我習慣在流片前用一張驗證清單逐項打勾內(nèi)容大致包括輸入?yún)⒖荚肼暿欠駶M足指標各增益檔位下的帶寬與相位裕度共模電壓范圍和失調(diào)校準的有效范圍電源電壓的上下限與瞬態(tài)響應ESD事件的鉗位行為溫度范圍內(nèi)增益和失調(diào)的漂移。清單雖然多但每一項都用固定的測試case自動跑保證可復現(xiàn)、可回歸。5.2 測試方案設計從指標到開機自檢樣片回來后測試方案要提前寫好別等芯片在手上了才開始想測什么。測試機臺、PCB、軟件上位機、探針臺與封裝協(xié)調(diào)都要一并考慮。測試計劃里最重要的是指標映射把仿真里驗證過的每一個參數(shù)對應到一條具體的測試用例。比如噪聲測試需要用低噪聲源信號測試并配合軟件用FFT分析輸出譜密度再折算到輸入端增益和帶寬測試則用掃頻信號記錄幅頻響應計算出-3dB點THD測試要在不同增益和輸入幅度下分別測量找出最差工作點。開頭提到的“開機自檢”值得多說兩句。為了提升測試效率我傾向在芯片內(nèi)部設計一個測試模式能通過數(shù)字寄存器配置把片上信號源注入LNA輸入端再從ADC讀出數(shù)據(jù)驗證整鏈路的通路完整性。這樣在量產(chǎn)測試時可以快速篩掉接合問題、裝配問題和基本功能故障省下大量測試時間。5.3 常見問題與調(diào)試實錄流片回來后我遇到的調(diào)試問題無非集中在幾個固定的套路里提前列出來能省去很多從頭開始的排查時間。第一個是輸出漂移。明明設計時失調(diào)很小實測卻很大十個里面有八個是輸入端的片外偏置電阻或傳感器源阻抗不平衡導致。把輸入短路到共模電壓再測一次如果失調(diào)消失問題就出在外圍連接上而不是芯片本身。第二個是噪聲比仿真高。優(yōu)先檢查測試環(huán)境有沒有地環(huán)路或干擾峰值。用電池供電的隔離板替換掉開關電源噪聲通常會明顯下降。如果噪聲還是高再查版圖的屏蔽是否到位多半是輸入端走線受開關節(jié)點耦合。第三個是增益檔位切換時輸出毛刺。這個我在前面講過多半是時序沒做“先斷后合”或者切換完建立時間不足。先看寄存器配置的切換順序再確認PID的settle窗口是否足夠如果還不夠就需要在版圖里優(yōu)化關鍵路徑的寄生電容。第四個是ESD測試不通過。最常見的原因是ESD器件設計余量不夠或布局位置偏離焊盤保護路徑在電流大的時候先走了不該走的柵氧化層。要重新審視ESD的旁路路徑和觸發(fā)電壓必要時在版圖上把鉗位器件移到焊盤旁邊、減少寄生路徑。這四類問題雖然不是全部但覆蓋了大部分返工場景。每次調(diào)試都是一次對設計假設的驗證排查過程本身也在加深對電路的理解。做模擬前端的樂趣和痛苦都在這里失敗數(shù)據(jù)往往比成功數(shù)據(jù)更能幫你成長。6. 工具鏈與團隊協(xié)作AFD研發(fā)效率怎么提上去6.1 主流的模擬設計工具鏈怎么配AFD設計工具鏈我目前最常用的是經(jīng)典的全流程方案原理圖和版圖用同一套EDA環(huán)境仿真用Spectre后仿提取用寄生參數(shù)抽取工具數(shù)?；旆掠脤幕旌戏抡嫫?。這套組合的好處是各個環(huán)節(jié)數(shù)據(jù)格式統(tǒng)一不像混搭工具鏈那樣經(jīng)常出格式轉(zhuǎn)換的兼容問題。不同團隊也會有自己的補充工具比如Matlab做系統(tǒng)級建模先算清楚指標分配Python用于測試數(shù)據(jù)分析跑批量噪聲和線性度的統(tǒng)計還有用腳本做PVT批量仿真和數(shù)據(jù)清洗減少人工翻波形的時間。工具鏈的選型沒有絕對標準核心是保證數(shù)據(jù)流暢通別在轉(zhuǎn)換環(huán)節(jié)浪費太多時間。順便提一句初版設計時一定要建立仿真環(huán)境的版本管理年代久遠之后反復橫跳的時候你就知道這件事多救命了。6.2 和數(shù)字、算法、測試團隊的協(xié)作邊界AFD作為一個模擬模塊它的接口不止是模擬信號還包括數(shù)字寄存器、時序控制、測試模式等等。這就決定了你不可能一個人閉門造車必須跟各方配合好。和數(shù)字團隊明確控制接口的定義什么時候用脈沖什么時候用電平誰來做同步器誰保證不產(chǎn)生亞穩(wěn)態(tài)都要落到文檔里。和算法團隊對齊系統(tǒng)指標他們關心的是SNR、SFDR這些上層指標你要能把模塊級的噪聲和失真映射到系統(tǒng)級上溝通時要善于用對方的語言表達你的約束。和測試團隊提前確認測試計劃尤其是封裝方案、測試引腳復用、測試模式能不能在不影響正常功能的條件下實現(xiàn)這些如果等你流片回來再談基本只能收獲一地雞毛。跨團隊協(xié)作有一條我特別想提醒接口改動一定要走正式的變更流程。任何人都不要口頭說“改一下就行”哪怕只是一個寄存器位的定義調(diào)整也要保證設計和驗證雙方的文檔同步更新不然最后流片回來發(fā)現(xiàn)功能對不上追溯起來極其痛苦。6.3 設計復用與跨項目沉淀AFD模塊有很強的復用價值。不同項目之間傳感器類型不同但是信號鏈路的架構和模塊設計有很多共性。早點做好設計沉淀后面每個新項目的啟動速度都會快不少。我在團隊內(nèi)推動了幾件事建立模擬IP庫把經(jīng)過流片驗證的LNA、PGA、濾波器、帶隙基準這些模塊整理成可復用的單元配套完整的仿真腳本、版圖和文檔制定設計規(guī)范把電源域劃分、ESD策略、匹配畫法這些經(jīng)驗固化成規(guī)則定期做設計評審和復盤把每個項目踩過的坑、流片回來的問題歸類整理形成團隊的避坑知識庫。這里有個容易踩的坑IP復用不等于照搬。每個項目的工藝節(jié)點、電源域、接口電平可能都不一樣復用的核心是借鑒架構和關鍵參數(shù)設計而不是把舊版圖原封不動拖過來用。一定要在新的工藝和場景下重新仿真驗證特別是噪聲、帶寬、ESD這些跟工藝強相關的指標絕不能想當然。7. 從AFD設計到系統(tǒng)優(yōu)化的進階思路搞清楚了基礎的AFD設計下一步往往就是往系統(tǒng)級優(yōu)化去走。單純把一個模塊調(diào)好是一回事把它放到整個感知系統(tǒng)里做到協(xié)同最優(yōu)是另一回事。一個值得投入的方向是自適應配置與校準。AFD的噪聲、帶寬、增益、功耗之間存在復雜的互相制約關系如果能讓AFD根據(jù)外部環(huán)境或數(shù)字控制指令實時調(diào)整自身狀態(tài)就能在信噪比、動態(tài)范圍和功耗之間自動找到最優(yōu)工作點。比如檢測到信號很弱時增加增益和帶寬檢測到信號穩(wěn)定時切換到低功耗高精度的模式。這需要ADC和AFD之間有數(shù)據(jù)交互讓系統(tǒng)實時感知輸入信號的特征才能做出合理的配置決策。這也是很多嵌入式算法里“智能感知”的物理基礎。另一個方向是基于統(tǒng)計特性的在線校準。用PRBS或注入測試信號等方式在線估計前端鏈路的傳遞函數(shù)從而修正PGA的實際增益誤差和失調(diào)漂移。這些校準單元不需要額外的高速數(shù)字處理只要做簡單的統(tǒng)計計算即可但對系統(tǒng)精度的提升非常明顯。跟算法協(xié)同優(yōu)化也是繞不開的路。例如在做生物電信號處理時算法用模板匹配或特征提取來識別信號形態(tài)AFD的設計就可以把帶寬收窄到信號頻段附近專門優(yōu)化帶內(nèi)噪聲同時讓算法實時反饋調(diào)整采樣率和濾波器帶寬形成閉環(huán)的測控協(xié)同。這類方向應該是AFD未來最有價值的發(fā)展趨勢之一。我記得以前在某次流片測試里發(fā)現(xiàn)了一個奇怪現(xiàn)象系統(tǒng)整體SNR比仿真低不少單測每級模塊又都達標。后來排查發(fā)現(xiàn)是偏置電源上有低頻紋波這個紋波的頻率恰好落在信號頻帶內(nèi)噪聲指標直接被打穿。換上低噪聲LDO之后SNR恢復到了正常水平。這個小問題讓我印象很深AFD的指標優(yōu)化永遠不止模塊本身電源純凈度、參考穩(wěn)定性、布線與屏蔽這些外圍因素往往才是最后那3dB來自哪里。如果你問我在AFD設計里最重要的三件事是什么我會說指標先算明白版圖別草率測試早規(guī)劃。技術總是在迭代但做模擬前端的基本功以及尊重每一個細節(jié)的態(tài)度什么時候都不會過時。希望這篇內(nèi)容能幫你在AFD芯片設計的路上少踩幾個我當年踩過的坑。