面試FPGA崗位不管面的是通信、圖像還是控制方向有一道題幾乎是躲不掉的跨時(shí)鐘域。我面過(guò)的崗位里十個(gè)面試官有九個(gè)會(huì)從CDCClock Domain Crossing切入剩下一個(gè)不直接問(wèn)但會(huì)在你做項(xiàng)目描述的時(shí)候突然插一句“你這個(gè)模塊兩個(gè)時(shí)鐘之間傳數(shù)據(jù)怎么保證不出錯(cuò)”。為什么這道題這么受偏愛因?yàn)镃DC問(wèn)題在真實(shí)項(xiàng)目里太容易踩坑了。異步FIFO、寄存器打拍、握手協(xié)議、脈沖同步——這些名詞背下來(lái)不難難的是面試官追問(wèn)“為什么用這個(gè)方案”“這個(gè)方案有什么代價(jià)”“兩個(gè)時(shí)鐘頻率差一倍怎么辦”的時(shí)候你能不能把背后的原理和工程取舍講清楚。這篇內(nèi)容我就按我在實(shí)際項(xiàng)目里處理跨時(shí)鐘域的思路來(lái)拆從最底層的亞穩(wěn)態(tài)講起到單bit同步、多bit同步、異步FIFO、握手協(xié)議最后面到那些高頻追問(wèn)點(diǎn)怎么回答。內(nèi)容既可以當(dāng)面試資料背也可以直接指導(dǎo)你手里的實(shí)際設(shè)計(jì)。1. 面試官為什么揪著跨時(shí)鐘域不放亞穩(wěn)態(tài)的本源跨時(shí)鐘域這個(gè)問(wèn)題的關(guān)鍵詞不是“時(shí)鐘域”而是“亞穩(wěn)態(tài)”。如果只是兩個(gè)時(shí)鐘域之間傳數(shù)據(jù)設(shè)計(jì)方案一大堆但所有方案本質(zhì)上都在解決同一個(gè)問(wèn)題數(shù)據(jù)在跨越時(shí)鐘邊界的時(shí)候能不能穩(wěn)定地被采樣到。1.1 亞穩(wěn)態(tài)到底是怎么產(chǎn)生的觸發(fā)器的時(shí)序特性大家都知道建立時(shí)間setup time和保持時(shí)間hold time。數(shù)據(jù)在時(shí)鐘有效沿到來(lái)之前必須穩(wěn)定一段時(shí)間在有效沿之后也必須再穩(wěn)定一段時(shí)間這樣觸發(fā)器輸出的Q端才會(huì)是確定性的0或1。問(wèn)題在于跨時(shí)鐘域的源寄存器是A時(shí)鐘驅(qū)動(dòng)的目的寄存器是B時(shí)鐘驅(qū)動(dòng)的。兩個(gè)時(shí)鐘的相位關(guān)系是未知的B時(shí)鐘的采樣沿什么時(shí)候到來(lái)和A時(shí)鐘的輸出什么時(shí)候變化兩者之間完全隨機(jī)。這就導(dǎo)致B時(shí)鐘域的那個(gè)觸發(fā)器可能正好在輸入數(shù)據(jù)變化窗口內(nèi)采到了數(shù)據(jù)。這個(gè)采樣窗口有多窄TSMC 28nm工藝下一個(gè)標(biāo)準(zhǔn)D觸發(fā)器的建立時(shí)間大約在幾十皮秒到上百皮秒的量級(jí)。也就是說(shuō)B時(shí)鐘的采樣沿只要落在輸入數(shù)據(jù)變化沿附近這幾十皮秒的區(qū)間里觸發(fā)器輸出就會(huì)進(jìn)入亞穩(wěn)態(tài)——輸出值既不是明確的0也不是明確的1可能振蕩在中間電平并且這個(gè)振蕩會(huì)持續(xù)一個(gè)不確定的時(shí)間通常要經(jīng)過(guò)幾個(gè)門延遲才能恢復(fù)到穩(wěn)定狀態(tài)。有些新人會(huì)問(wèn)那我把時(shí)鐘頻率降下來(lái)采樣沿離數(shù)據(jù)變化沿遠(yuǎn)一點(diǎn)是不是亞穩(wěn)態(tài)就沒(méi)了這種想法只在仿真里成立。實(shí)際芯片里兩個(gè)時(shí)鐘域之間沒(méi)有明確的相位關(guān)系你沒(méi)法保證B時(shí)鐘的采樣沿永遠(yuǎn)避開數(shù)據(jù)變化窗口。溫度變了、電壓變了、工藝偏差了相位關(guān)系就全變了。所以跨時(shí)鐘域的可靠設(shè)計(jì)永遠(yuǎn)不能寄希望于“時(shí)序剛好錯(cuò)開”這種運(yùn)氣。1.2 亞穩(wěn)態(tài)傳播的三類典型危害面試的時(shí)候不能只說(shuō)出“亞穩(wěn)態(tài)會(huì)產(chǎn)生”這半句話還得說(shuō)清楚亞穩(wěn)態(tài)到底會(huì)造成什么后果這才顯得你是真做過(guò)設(shè)計(jì)的。第一類是邏輯錯(cuò)誤。亞穩(wěn)態(tài)的輸出被后面的組合邏輯繼續(xù)傳播可能讓后級(jí)多個(gè)觸發(fā)器采到不一致的值。比如數(shù)據(jù)為0和1之間振蕩的時(shí)候有的后級(jí)觸發(fā)器采到0有的采到1整個(gè)狀態(tài)機(jī)就跑飛了。第二類是數(shù)據(jù)錯(cuò)誤但功能還能恢復(fù)。數(shù)據(jù)采錯(cuò)了一個(gè)bit但這拍數(shù)據(jù)本來(lái)就允許偶發(fā)錯(cuò)誤比如一些視頻數(shù)據(jù)流的控制信號(hào)錯(cuò)了下一幀就恢復(fù)了。這種相對(duì)能容忍。第三類是最危險(xiǎn)的——亞穩(wěn)態(tài)通過(guò)組合邏輯風(fēng)扇-out擴(kuò)散導(dǎo)致大面積的時(shí)序邏輯狀態(tài)混亂。一個(gè)亞穩(wěn)態(tài)信號(hào)輸入到狀態(tài)機(jī)的組合邏輯里可能讓狀態(tài)機(jī)同時(shí)進(jìn)入多個(gè)狀態(tài)復(fù)位都未必能拉回來(lái)。這種情況在芯片里就是功能失效嚴(yán)重的直接死機(jī)。我實(shí)際調(diào)試的時(shí)候遇到過(guò)SPI接口偶發(fā)數(shù)據(jù)錯(cuò)亂最后定位就是CS信號(hào)跨時(shí)鐘域沒(méi)處理干凈把狀態(tài)機(jī)帶飛了。面試官想要的答案是亞穩(wěn)態(tài)的本質(zhì)是觸發(fā)器的時(shí)序約束被違反輸出進(jìn)入不確定狀態(tài)且這個(gè)不確定狀態(tài)會(huì)向外傳播所以跨時(shí)鐘域處理的核心目標(biāo)就是把進(jìn)入亞穩(wěn)態(tài)的概率壓到工程可接受的水平并且阻斷亞穩(wěn)態(tài)向外傳播的路徑。2. 單bit跨時(shí)鐘兩級(jí)同步器背后的門道從最簡(jiǎn)單的設(shè)計(jì)方案開始兩級(jí)觸發(fā)器同步器two-flop synchronizer。這也是面試官最愛讓你現(xiàn)場(chǎng)寫的一段代碼。// 兩級(jí)同步器用于單bit信號(hào)跨時(shí)鐘域 module sync_2ff #( parameter STAGES 2 )( input wire clk, // 目的時(shí)鐘域時(shí)鐘 input wire rst_n, // 目的時(shí)鐘域異步復(fù)位 input wire din, // 來(lái)自源時(shí)鐘域的異步信號(hào) output wire dout // 同步后的信號(hào) ); reg [STAGES-1:0] sync_reg; always (posedge clk or negedge rst_n) begin if (!rst_n) begin sync_reg b0; end else begin sync_reg {sync_reg[STAGES-2:0], din}; end end assign dout sync_reg[STAGES-1]; endmodule這段代碼基本上每個(gè)做FPGA的人都能默寫出來(lái)但面試官真正想考察的是下面幾個(gè)點(diǎn)。2.1 兩級(jí)打拍為什么能解決亞穩(wěn)態(tài)——概率攤薄而非消除這里必須糾正一個(gè)常見誤解兩級(jí)同步器不是把亞穩(wěn)態(tài)消除了而是把亞穩(wěn)態(tài)傳播到后級(jí)邏輯的概率攤薄到忽略不計(jì)。第一級(jí)觸發(fā)器采樣跨時(shí)鐘域信號(hào)時(shí)確實(shí)可能進(jìn)入亞穩(wěn)態(tài)輸出端要花一段時(shí)間才能穩(wěn)定。在它穩(wěn)定的這段窗口里第二級(jí)觸發(fā)器的時(shí)鐘沿到來(lái)理論上仍然有可能采到第一級(jí)還沒(méi)穩(wěn)定的輸出從而再次進(jìn)入亞穩(wěn)態(tài)。也就是說(shuō)兩級(jí)同步器的輸出端依然存在進(jìn)入亞穩(wěn)態(tài)的概率只是概率被急劇縮小了?？s小了多少這就涉及到MTBFMean Time Between Failures。一個(gè)兩級(jí)同步器的MTBF估算公式可以簡(jiǎn)化為[ MTBF \frac{e^{t_r/\tau}}{T_0 \cdot f_{clk} \cdot f_{data}} ]其中t_r是提供給第一級(jí)觸發(fā)器從亞穩(wěn)態(tài)恢復(fù)到穩(wěn)定態(tài)的時(shí)間等于兩級(jí)觸發(fā)器之間的時(shí)鐘周期減去第二級(jí)的setup時(shí)間τ和T_0是工藝相關(guān)的亞穩(wěn)態(tài)參數(shù)f_clk是采樣時(shí)鐘頻率f_data是異步信號(hào)變化頻率。我拿實(shí)際工藝參數(shù)舉例采樣時(shí)鐘100MHz異步信號(hào)變化頻率10MHz第一級(jí)到第二級(jí)的恢復(fù)時(shí)間按10ns算τ取50ps這個(gè)量級(jí)的話算出來(lái)的MTBF是以萬(wàn)年為單位的。這個(gè)可靠性已經(jīng)足夠覆蓋絕大多數(shù)產(chǎn)品生命周期了。但注意如果不打這兩拍直接把異步信號(hào)進(jìn)狀態(tài)機(jī)MTBF可能縮短到微秒量級(jí)——你的系統(tǒng)平均每微秒就崩一次這完全沒(méi)法用。所以兩級(jí)同步器的本質(zhì)是用兩個(gè)周期的延遲代價(jià)把“采樣失敗導(dǎo)致系統(tǒng)崩潰”的概率從“隨時(shí)可能發(fā)生”壓到“理論上幾乎不會(huì)發(fā)生”。2.2 幾級(jí)最適合以及什么時(shí)候必須加第三級(jí)標(biāo)準(zhǔn)答案是兩級(jí)。一級(jí)不夠因?yàn)閬喎€(wěn)態(tài)還沒(méi)恢復(fù)就被后級(jí)直接用三級(jí)及以上沒(méi)必要因?yàn)閮杉?jí)帶來(lái)的延遲已經(jīng)夠大再加級(jí)數(shù)對(duì)可靠性改善微乎其微只會(huì)白白增加延遲和資源。但也有例外。如果目的時(shí)鐘域頻率很低比如只有幾MHz而源時(shí)鐘域頻率很高異步信號(hào)變化又快那兩級(jí)觸發(fā)器之間的可用恢復(fù)時(shí)間會(huì)非常長(zhǎng)——正常來(lái)說(shuō)這反而是好事MTBF會(huì)更大。但如果你的目的時(shí)鐘域頻率高到幾百M(fèi)Hz兩級(jí)之間只有一個(gè)周期恢復(fù)時(shí)間被壓縮得很短MTBF可能跌破可接受范圍。這時(shí)候就需要考慮插三級(jí)或者壓根不要用這種方式跨改用下面的脈沖同步方案。還有一種必須加第三級(jí)的場(chǎng)景異步信號(hào)進(jìn)入的是高扇出網(wǎng)絡(luò)。比如一個(gè)異步復(fù)位信號(hào)要控制幾百個(gè)觸發(fā)器你只打了兩拍就接出去第一級(jí)亞穩(wěn)態(tài)恢復(fù)后后面那一大堆觸發(fā)器的時(shí)鐘邊沿到達(dá)時(shí)間各不相同扇出大的話有的在信號(hào)還沒(méi)穩(wěn)定時(shí)就已經(jīng)采過(guò)了。項(xiàng)目里面有經(jīng)驗(yàn)的做法是打兩拍后再接一段緩沖器樹或者至少在扇出路徑上再多插一兩級(jí)寄存器。面試時(shí)能說(shuō)出這個(gè)點(diǎn)面試官基本會(huì)認(rèn)為你踩過(guò)這個(gè)坑。2.3 快慢時(shí)鐘方向和電平保持兩級(jí)同步器適用于慢時(shí)鐘域到快時(shí)鐘域前提是信號(hào)的變化寬度要大于目的時(shí)鐘域一個(gè)以上時(shí)鐘周期這樣才能保證被至少采到一拍。如果源時(shí)鐘域信號(hào)只持續(xù)一個(gè)源時(shí)鐘周期而目的時(shí)鐘域比較慢信號(hào)可能整個(gè)被漏掉。舉個(gè)例子源時(shí)鐘100MHz信號(hào)只高1個(gè)周期10ns目的時(shí)鐘50MHz周期20ns。如果B時(shí)鐘的采樣沿恰好落在信號(hào)有效窗口之外這個(gè)脈沖就丟了。所以兩級(jí)同步器跨單bit這件事有一個(gè)隱性前提信號(hào)電平在目的時(shí)鐘域的至少一個(gè)采樣周期內(nèi)保持穩(wěn)定。面試官問(wèn)你“快時(shí)鐘到慢時(shí)鐘怎么跨”答案一般不直接是兩級(jí)同步器而是先把快脈沖展寬成電平或者直接用握手、異步FIFO這屬于后面要講的多bit方案范疇。3. 多bit數(shù)據(jù)跨時(shí)鐘異步FIFO、格雷碼、握手協(xié)議單bit有單bit的玩法一旦數(shù)據(jù)寬度變成8bit、16bit甚至更寬問(wèn)題就完全變了。你第一次認(rèn)真做跨時(shí)鐘域數(shù)據(jù)通路的時(shí)候八成會(huì)被這個(gè)問(wèn)題卡住。3.1 為什么多bit不能每個(gè)bit打兩拍這是面試?yán)锏慕?jīng)典陷阱題。很多人在實(shí)際設(shè)計(jì)之前會(huì)覺(jué)得8bit數(shù)據(jù)每個(gè)bit用兩級(jí)同步器打兩拍不就同步過(guò)來(lái)了這樣做會(huì)出現(xiàn)一個(gè)致命問(wèn)題數(shù)據(jù)一致性的破壞。八個(gè)bit變化的時(shí)候不可能保證同一時(shí)刻翻轉(zhuǎn)。比如數(shù)據(jù)從 01111111 變到 10000000八個(gè)bit全部翻轉(zhuǎn)但由于工藝偏差和布線長(zhǎng)度不同B時(shí)鐘采樣時(shí)可能采到 01000000甚至 00100000——每個(gè)bit的到達(dá)時(shí)間不一樣目標(biāo)寄存器會(huì)采到一個(gè)“一半新一半舊”的組合而這個(gè)組合可能根本不是任何一個(gè)合法數(shù)據(jù)。有人會(huì)想那我把數(shù)據(jù)在每個(gè)源時(shí)鐘沿都鎖存一下再發(fā)送沒(méi)有用。鎖存解決的是數(shù)據(jù)本身的問(wèn)題解決不了采樣時(shí)刻不一致的問(wèn)題。只要是多bit數(shù)據(jù)直接跨時(shí)鐘域就必然面臨“不同bit到達(dá)目的寄存器的時(shí)間不一致”這個(gè)物理現(xiàn)實(shí)。真正的解決方案有三條路異步FIFO、握手協(xié)議、格雷碼。三條路的本質(zhì)要么是讓多個(gè)bit變化的時(shí)間天然對(duì)齊格雷碼只有1bit變化要么是讓“數(shù)據(jù)的有效時(shí)刻”和“數(shù)據(jù)本身”分開傳輸通過(guò)握手確保接收方采到的數(shù)據(jù)一定是穩(wěn)定的。3.2 異步FIFO的格雷碼跨時(shí)鐘和空滿判斷異步FIFO是工程中用得最多的多bit跨時(shí)鐘域方案面試也最喜歡考。讓我先說(shuō)說(shuō)它的基本架構(gòu)寫時(shí)鐘域負(fù)責(zé)寫指針遞增和數(shù)據(jù)寫入讀時(shí)鐘域負(fù)責(zé)讀指針遞增和數(shù)據(jù)讀出指針本身跨時(shí)鐘域傳遞。如果直接把二進(jìn)制指針跨過(guò)去多bit變化的問(wèn)題又回來(lái)了所以指針必須用格雷碼編碼。格雷碼的特性是每次遞增只變化1bit。寫指針格雷碼跨到讀時(shí)鐘域打兩拍采樣讀指針格雷碼跨到寫時(shí)鐘域打兩拍采樣。因?yàn)槭?bit變化兩級(jí)同步器不會(huì)出現(xiàn)多bit不一致采樣的風(fēng)險(xiǎn)。空滿判斷是整個(gè)異步FIFO里最繞的部分。直接比較指針格雷碼最簡(jiǎn)單讀指針等于寫指針就是空最高兩位和剩余的位全部相等就是滿。為什么是最高兩位因?yàn)楦窭状a在最高位翻轉(zhuǎn)時(shí)表示指針繞了一圈回到同一區(qū)段最高兩位相等才說(shuō)明讀寫指針真正重合。但面試官一般不止?jié)M足于你會(huì)判斷他更想聽你說(shuō)清楚空滿信號(hào)的產(chǎn)生需要多長(zhǎng)時(shí)間因?yàn)閷憹M信號(hào)依賴于讀指針跨到寫時(shí)鐘域打兩拍這本身就是跨時(shí)鐘同步的延遲。判斷空滿的結(jié)果是保守的——滿信號(hào)可能延遲一拍到來(lái)導(dǎo)致FIFO實(shí)際已經(jīng)滿了但滿信號(hào)還沒(méi)產(chǎn)生這時(shí)候繼續(xù)寫就會(huì)覆蓋未讀數(shù)據(jù)空信號(hào)同理延遲到來(lái)可能讓讀端在FIFO已經(jīng)空了之后仍然嘗試讀讀到垃圾數(shù)據(jù)。工程上怎么解決保守判斷即可滿信號(hào)稍微延遲沒(méi)關(guān)系只要設(shè)置適當(dāng)?shù)木幊虧M閾值programmable full threshold留出打拍延遲的空間空信號(hào)也一樣讀端配合valid信號(hào)使用不依賴空信號(hào)做精確的時(shí)序。面試能說(shuō)出這些工程細(xì)節(jié)說(shuō)明你真的用異步FIFO做過(guò)數(shù)據(jù)通路。3.3 握手協(xié)議的適用場(chǎng)景和實(shí)現(xiàn)異步FIFO適合數(shù)據(jù)連續(xù)流握手協(xié)議適合數(shù)據(jù)包式或低速控制信息的跨時(shí)鐘域傳輸。握手協(xié)議的基本思想是發(fā)送方把數(shù)據(jù)放到總線上然后拉高req信號(hào)接收方看到req同步過(guò)來(lái)后鎖存數(shù)據(jù)拉高ack信號(hào)發(fā)送方看到ack同步回來(lái)撤銷req和總線數(shù)據(jù)接收方看到req撤銷撤下ack。一輪完整的握手完成。手寫實(shí)現(xiàn)一個(gè)握手跨時(shí)鐘域代碼// 握手協(xié)議跨時(shí)鐘域傳輸示例為脈沖式鎖存數(shù)據(jù) module handshake_cdc #( parameter DATA_WIDTH 8 )( // 源時(shí)鐘域 input wire src_clk, input wire src_rst_n, input wire [DATA_WIDTH-1:0] src_data, input wire src_req, output wire src_ack, // 目的時(shí)鐘域 input wire dst_clk, input wire dst_rst_n, output reg [DATA_WIDTH-1:0] dst_data, output reg dst_req );握手方案在真正做的時(shí)候有不小的延遲開銷源端看到ack撤掉才能繼續(xù)發(fā)下一筆而ack要跨回源時(shí)鐘域所以每筆數(shù)據(jù)的吞吐被同步延遲限制住了。優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單不需要異步FIFO那樣的存儲(chǔ)空間適合偶爾傳一筆控制命令的場(chǎng)景。在這里我想插一個(gè)項(xiàng)目經(jīng)驗(yàn)握手信號(hào)本身也是個(gè)單bit跨時(shí)鐘域信號(hào)需要打兩拍同步。你如果直接拿未同步的req信號(hào)用組合邏輯判斷還是會(huì)有亞穩(wěn)態(tài)風(fēng)險(xiǎn)。所以握手協(xié)議嚴(yán)格來(lái)說(shuō)是“單bit同步方案 數(shù)據(jù)鎖存使能”的組合——數(shù)據(jù)總線本身不跨時(shí)鐘域打拍而是通過(guò)同步后的使能信號(hào)在目的時(shí)鐘域鎖存。4. 面試高頻追問(wèn)脈沖同步、注意事項(xiàng)和回答模板這邊把面試中真正容易出現(xiàn)的高頻追問(wèn)整理一下順便說(shuō)清每個(gè)問(wèn)題背后的考察意圖。4.1 單脈沖跨時(shí)鐘域的同步方案脈沖信號(hào)在跨時(shí)鐘域時(shí)比電平信號(hào)更容易丟。剛才已經(jīng)講過(guò)兩級(jí)同步器對(duì)脈沖寬度有要求寬度不足一個(gè)目的時(shí)鐘周期就漏采。工程上的標(biāo)準(zhǔn)做法是脈沖轉(zhuǎn)電平跨域后再電平轉(zhuǎn)脈沖。源時(shí)鐘域一旦檢測(cè)到脈沖到來(lái)就把一個(gè)toggle信號(hào)翻轉(zhuǎn)相當(dāng)于一個(gè)標(biāo)志位花邏輯翻轉(zhuǎn)跨時(shí)鐘域打兩拍后目的時(shí)鐘域檢測(cè)到toggle翻轉(zhuǎn)沿就恢復(fù)出一個(gè)目的時(shí)鐘域脈沖。為什么要翻轉(zhuǎn)而不是直接用脈沖電平因?yàn)榉D(zhuǎn)沿本身就是“事件發(fā)生”的標(biāo)志跨一個(gè)時(shí)鐘域后只要檢測(cè)兩次采樣值不同就知道有事件發(fā)生了不存在脈沖被漏掉的問(wèn)題。這種toggle同步方案唯一的代價(jià)是它只能傳遞“有脈沖”這個(gè)信息不能傳遞多個(gè)脈沖之間的稀疏程度。如果兩個(gè)源時(shí)鐘脈沖間隔比同步延遲還短toggle連續(xù)翻轉(zhuǎn)兩次目的端可能只檢測(cè)到一次沿。面試官問(wèn)到這你還能補(bǔ)充一句“需要對(duì)源脈沖間隔做約束保證兩次脈沖之間至少間隔足夠時(shí)間”就非常加分。4.2 跨時(shí)鐘域的常見注意事項(xiàng)綜合、約束、復(fù)位跨時(shí)鐘域代碼最怕的不是功能仿真沒(méi)過(guò)而是過(guò)了功能仿真但上了板子就隨機(jī)出錯(cuò)。這里有幾個(gè)高頻檢查點(diǎn)。第一綜合工具默認(rèn)認(rèn)為兩個(gè)沒(méi)有約束關(guān)系的時(shí)鐘之間不存在時(shí)序路徑所以跨時(shí)鐘域路徑上的觸發(fā)器不會(huì)被布局布線工具去做時(shí)序收斂也不會(huì)報(bào)時(shí)序違規(guī)。這是好事但前提是你已經(jīng)正確聲明了CDC路徑——通常用set_clock_groups -asynchronous或set_false_path來(lái)約束。反過(guò)來(lái)如果忘了約束工具會(huì)在CDC路徑上對(duì)著錯(cuò)的時(shí)鐘關(guān)系做時(shí)序優(yōu)化浪費(fèi)大量布局布線資源。第二異步復(fù)位的處理?？鐣r(shí)鐘域模塊里的異步復(fù)位信號(hào)必須做異步復(fù)位同步釋放否則復(fù)位釋放的沿如果恰好和目的時(shí)鐘域采樣沿沖突復(fù)位后的寄存器依然會(huì)進(jìn)入亞穩(wěn)態(tài)。異步復(fù)位同步釋放電路本身也是一種CDC處理常見寫法還是兩級(jí)同步器只是把復(fù)位信號(hào)當(dāng)成一個(gè)特殊的異步信號(hào)來(lái)對(duì)待。第三不要在跨時(shí)鐘域路徑上放任何組合邏輯。你看到一個(gè)正在做數(shù)據(jù)跨時(shí)鐘域的代碼里打著兩拍之后馬上接了加法器然后結(jié)果又打了一拍——這種結(jié)構(gòu)從數(shù)據(jù)正確性到亞穩(wěn)態(tài)傳播都不好。跨時(shí)鐘域的每一個(gè)數(shù)據(jù)路徑都要保證源時(shí)鐘域鎖存好數(shù)據(jù)信號(hào)直接打到目的時(shí)鐘域的寄存器輸入中間不插組合邏輯。4.3 從面試到實(shí)戰(zhàn)我總結(jié)的幾條閉環(huán)心得最后從面試這個(gè)場(chǎng)景抽離出來(lái)說(shuō)說(shuō)實(shí)際項(xiàng)目里怎么把跨時(shí)鐘域這件事做干凈。第一先分類再動(dòng)手。拿到跨時(shí)鐘域的需求先問(wèn)三個(gè)問(wèn)題傳的是單bit還是多bit方向是快到慢還是慢到快數(shù)據(jù)是連續(xù)性流還是偶發(fā)事件這三個(gè)問(wèn)題直接決定方案選擇而不是上來(lái)就套異步FIFO。第二做代碼規(guī)范的時(shí)候強(qiáng)制貫徹。我在團(tuán)隊(duì)里推的原則是每個(gè)模塊頂層的跨時(shí)鐘域信號(hào)必須集中在一個(gè)文件或一個(gè)區(qū)域里管理任何跨時(shí)鐘域路徑都要標(biāo)記注釋CDC_SYNC_2FF、CDC_ASYNC_FIFO這樣的標(biāo)簽方便review和后端工具處理。第三仿真驗(yàn)證要專門建模亞穩(wěn)態(tài)。很多人功能仿真做完了就以為跨時(shí)鐘域沒(méi)問(wèn)題但普通仿真器的行為級(jí)模型里根本沒(méi)有亞穩(wěn)態(tài)概念。成熟的驗(yàn)證環(huán)境會(huì)做“異步時(shí)鐘相位隨機(jī)化”或者直接在RTL模型里注入X態(tài)這樣能提前暴露跨時(shí)鐘域邏輯的脆弱點(diǎn)。如果你沒(méi)有這個(gè)條件至少要在仿真時(shí)把兩個(gè)時(shí)鐘的相位偏移用#delay隨機(jī)化跑多輪回歸?？鐣r(shí)鐘域這塊面試答得好不好往往就是面試官判斷你有沒(méi)有真正做過(guò)高速數(shù)據(jù)通路的一個(gè)分水嶺。能把亞穩(wěn)態(tài)講透、能把方案選型的代價(jià)講清、能說(shuō)出幾個(gè)工程上的注意點(diǎn)基本就讓面試官心里有底了。