簡(jiǎn)介本資源是一套完整的基于FPGA的音樂(lè)演奏電路Verilog開發(fā)工程面向數(shù)字電路初學(xué)者、電子類專業(yè)學(xué)生及FPGA入門開發(fā)者解決從硬件邏輯設(shè)計(jì)到音頻信號(hào)生成的全流程實(shí)踐問(wèn)題。項(xiàng)目涵蓋音符解碼、頻率發(fā)生、PWM音量控制、時(shí)序調(diào)度等核心模塊融合數(shù)字系統(tǒng)設(shè)計(jì)與基礎(chǔ)音樂(lè)理論適用于課程設(shè)計(jì)、綜合實(shí)驗(yàn)或競(jìng)賽備賽場(chǎng)景。壓縮包共166個(gè)文件約13.85MB包含21個(gè)hdb/cdb編譯數(shù)據(jù)庫(kù)、21個(gè)v源文件含decoder.v、clk_divide.v、music_top.v等關(guān)鍵Verilog模塊、7個(gè)qmsg/rpt綜合與仿真報(bào)告、5個(gè)txt/readme文檔說(shuō)明與配置指引以及sof配置文件、qsf引腳約束、mif音符數(shù)據(jù)表等典型Quartus工程要素。已有750人學(xué)習(xí)下載提供可直接編譯下載運(yùn)行的完整工程結(jié)構(gòu)支持FPGA板卡實(shí)機(jī)驗(yàn)證并附帶備份文件與層次化設(shè)計(jì)信息便于理解模塊劃分與信號(hào)流向快速掌握數(shù)字音頻硬件實(shí)現(xiàn)方法。 按鍵按下去的瞬間蜂鳴器里冒出一個(gè)干干凈凈的“Do”然后跟著節(jié)奏一個(gè)一個(gè)往下走最后串成一句完整的《小星星》。第一次在FPGA開發(fā)板上把音樂(lè)“跑”起來(lái)的時(shí)候那種整條信號(hào)鏈路都在自己掌控里的踏實(shí)感確實(shí)讓人有點(diǎn)上癮。這個(gè)被稱為“基于FPGA的音樂(lè)演奏電路”的小項(xiàng)目是我?guī)氯巳腴T時(shí)非常喜歡讓他們動(dòng)手做的一個(gè)題目也適合所有剛接觸Verilog和數(shù)字電路設(shè)計(jì)的同學(xué)。它看起來(lái)只是讓蜂鳴器唱歌但背后其實(shí)是時(shí)鐘分頻、計(jì)數(shù)器、狀態(tài)機(jī)、查表ROM、仿真驗(yàn)證、引腳約束這一整套FPGA開發(fā)基本功的濃縮。這篇文章就把這個(gè)項(xiàng)目的完整拆解寫出來(lái)從音樂(lè)原理到模塊設(shè)計(jì)從仿真到上板再到我踩過(guò)的各種坑一次講清楚。1. 音樂(lè)演奏電路的核心原理和整體設(shè)計(jì)思路先說(shuō)個(gè)很多人第一次聽到這個(gè)題目都會(huì)有的疑問(wèn)FPGA是干邏輯控制的怎么能“演奏音樂(lè)”要回答這個(gè)得先把音樂(lè)的本質(zhì)拆開看。1.1 音樂(lè)的三要素音高、音長(zhǎng)、音色任何一段旋律扒開來(lái)看就三個(gè)維度音高頻率、音長(zhǎng)時(shí)值、音色波形諧波構(gòu)成。FPGA這種以時(shí)鐘和邏輯為基本單元的數(shù)字器件恰好對(duì)前兩個(gè)維度有天然的控制力。音高由頻率決定。標(biāo)準(zhǔn)音A4是440HzC調(diào)的Do中央C是261.63Hz。要發(fā)出這些聲音本質(zhì)上就是讓輸出引腳按對(duì)應(yīng)的頻率翻轉(zhuǎn)電平產(chǎn)生方波推動(dòng)蜂鳴器發(fā)聲。FPGA有固定的系統(tǒng)時(shí)鐘比如常見(jiàn)的50MHz通過(guò)分頻就能得到任意低于系統(tǒng)時(shí)鐘的頻率。音長(zhǎng)由時(shí)值決定。一首曲子里的四分音符、八分音符對(duì)應(yīng)的是一段確定的時(shí)間長(zhǎng)度。FPGA用計(jì)數(shù)器就能精確計(jì)時(shí)到點(diǎn)就切換音符。精度能到納秒級(jí)比人靠節(jié)拍器數(shù)拍子準(zhǔn)得多。音色這個(gè)維度對(duì)于入門項(xiàng)目來(lái)說(shuō)可以先放一放。用方波直接推蜂鳴器出來(lái)的聲音就是老式電子表那種“滴滴”聲談不上音色。不過(guò)后面如果想升級(jí)音質(zhì)可以在FPGA內(nèi)部做DDS直接數(shù)字頻率合成或PWM調(diào)制再配合外部DAC或低通濾波器來(lái)逼近正弦波。這個(gè)屬于進(jìn)階玩法后面單獨(dú)說(shuō)。1.2 方案選型從蜂鳴器到音頻輸出的三條路線硬件輸出方案直接決定了你的電路復(fù)雜度和音質(zhì)上限做項(xiàng)目前要先把這條路線給定下來(lái)。我見(jiàn)過(guò)不少人在這一步?jīng)]想清楚買了兩三種器件反復(fù)折騰非常耽誤時(shí)間。無(wú)源蜂鳴器直推這是最省事的方案。所謂無(wú)源蜂鳴器是指內(nèi)部沒(méi)有振蕩電路必須外部給一個(gè)方波才會(huì)響。頻率由你給的方波決定這和FPGA分頻輸出的思路完全對(duì)口。有源蜂鳴器則相反通電就響頻率固定只能做報(bào)警器做不了音樂(lè)買的時(shí)候千萬(wàn)看清楚。無(wú)源蜂鳴器驅(qū)動(dòng)電流很小FPGA引腳通常能直接帶起來(lái)串一個(gè)幾百歐的電阻保護(hù)引腳就夠了。喇叭PWM功放蜂鳴器音量小、頻響窄想聲音大一點(diǎn)、低頻好一點(diǎn)可以用喇叭。但喇叭需要比較大的驅(qū)動(dòng)電流FPGA引腳帶不動(dòng)常用的做法是輸出PWM波形經(jīng)過(guò)一個(gè)三極管或者專用功放芯片比如LM386放大。PWM的載波頻率要遠(yuǎn)高于音頻頻率一般用幾百kHz再用RC低通濾波器把方波的高頻諧波濾掉。DAC音頻放大器這算音質(zhì)天花板了。在FPGA內(nèi)部用DDS或查找表生成正弦波采樣數(shù)據(jù)通過(guò)并行或串行接口送給外部DAC芯片然后進(jìn)功放。FPGA里存的也不再是一串頻率值而是一段段波形采樣點(diǎn)能做真正細(xì)膩的波形控制。這塊的復(fù)雜度上了一個(gè)臺(tái)階但很多做信號(hào)發(fā)生器的項(xiàng)目都是這條路。對(duì)新手來(lái)說(shuō)我的建議非常明確第一版先走無(wú)源蜂鳴器直推把邏輯全部調(diào)通音準(zhǔn)、節(jié)奏都對(duì)了再考慮升級(jí)PWM喇叭方案。上來(lái)就搞DAC邏輯和硬件同時(shí)調(diào)問(wèn)題一下子混在一起很難排查。1.3 系統(tǒng)框架模塊劃分和信號(hào)流向想清楚目標(biāo)和輸出路線之后整個(gè)電路就可以劃分成幾個(gè)職責(zé)單一的模塊。這也是FPGA開發(fā)的一個(gè)基本素養(yǎng)先畫架構(gòu)再寫代碼別一上來(lái)就在一個(gè)always塊里堆所有功能。我的系統(tǒng)分成了四塊時(shí)鐘模塊把開發(fā)板上的50MHz或你板子的實(shí)際頻率系統(tǒng)時(shí)鐘接進(jìn)來(lái)不做分頻也可以用它作為全局時(shí)鐘驅(qū)動(dòng)所有模塊同步工作。分頻的事情交給具體功能模塊做。分頻模塊輸入一個(gè)音符編碼比如用4位二進(jìn)制表示低音到高音的常用音輸出該音符對(duì)應(yīng)的方波。內(nèi)部就是把系統(tǒng)時(shí)鐘按目標(biāo)頻率進(jìn)行計(jì)數(shù)分頻。節(jié)拍控制模塊以固定頻率產(chǎn)生節(jié)拍脈沖一拍一個(gè)脈沖狀態(tài)機(jī)靠它推進(jìn)到一個(gè)音符的結(jié)束時(shí)點(diǎn)。節(jié)拍速度用撥碼開關(guān)或者參數(shù)調(diào)整?？刂茽顟B(tài)機(jī)模塊內(nèi)部ROM存著一首曲子的音符序列每收到一個(gè)節(jié)拍脈沖就切換到下一個(gè)音符把對(duì)應(yīng)的音符編碼送給分頻模塊。信號(hào)流向其實(shí)是一條非常清晰的單向鏈控制狀態(tài)機(jī)從ROM取音符編碼送到分頻模塊分頻模塊按頻率翻轉(zhuǎn)輸出最終驅(qū)動(dòng)蜂鳴器。時(shí)鐘模塊負(fù)責(zé)給所有時(shí)序邏輯打拍子。任何一環(huán)出問(wèn)題都只影響自己這一段的邏輯定位起來(lái)特別方便。2. 核心模塊的細(xì)節(jié)設(shè)計(jì)與參數(shù)計(jì)算整個(gè)項(xiàng)目的精華都在參數(shù)計(jì)算里。很多新手拿到代碼能跑但讓他換一首曲子、換一塊晶振就不知道怎么改了。這章把每個(gè)模塊的所以然講透。2.1 分頻器怎么用50MHz時(shí)鐘“彈”出Do-Re-Mi分頻器是整個(gè)電路最核心的模塊。它的任務(wù)也很純粹輸入一個(gè)時(shí)鐘頻率輸出一個(gè)指定頻率的方波。以50MHz系統(tǒng)時(shí)鐘為例要產(chǎn)生中央C261.63Hz的Do方法如下。先明確輸出頻率和時(shí)鐘頻率的關(guān)系。我們讓計(jì)數(shù)器從0累加到某個(gè)閾值后翻轉(zhuǎn)輸出信號(hào)一次那么輸出信號(hào)翻轉(zhuǎn)一次需要N個(gè)時(shí)鐘周期一個(gè)完整周期就需要2N個(gè)時(shí)鐘周期。所以[ N \frac{F_{clk}}{2 \times F_{note}} ]把50MHz和261.63Hz代進(jìn)去[ N \frac{50,000,000}{2 \times 261.63} \approx 95,555 ]意味著計(jì)數(shù)器從0計(jì)數(shù)到95,554每次到頂就把輸出翻轉(zhuǎn)一次這樣輸出的方波頻率就是261.63Hz。同理每個(gè)音符的N值都可以算出來(lái)。我把C調(diào)低音5到高音1的常用音對(duì)照表直接整理出來(lái)開發(fā)時(shí)照著填就行。音符頻率Hz分頻計(jì)數(shù)N50MHz音符編碼低音5 Sol196.00127,5514d1低音6 La220.00113,6364d2低音7 Si246.94101,2394d3中音1 Do261.6395,5554d4中音2 Re293.6685,1344d5中音3 Mi329.6375,8424d6中音4 Fa349.2371,5834d7中音5 Sol392.0063,7764d8中音6 La440.0056,8184d9中音7 Si493.8850,6244d10高音1 Do523.2547,7794d11高音2 Re587.3342,5674d12高音3 Mi659.2637,9214d13休止符0無(wú)輸出4d0這里有兩個(gè)容易被忽視的細(xì)節(jié)。第一N值要取整數(shù)所以頻率會(huì)有微小偏差。以中央C為例95,555代入反推實(shí)際頻率是261.626Hz和261.63Hz的偏差在萬(wàn)分之幾人耳完全聽不出來(lái)。但如果你把N算錯(cuò)一位比如少了個(gè)0頻率就差了10倍聽起來(lái)就完全對(duì)不上號(hào)了。第二計(jì)數(shù)器位寬要留夠。95,555這個(gè)數(shù)轉(zhuǎn)成二進(jìn)制是17位2^17131,072所以計(jì)數(shù)器至少要聲明成[16:0]或[17:0]。新手直接寫個(gè)[7:0] counter仿真時(shí)看不出問(wèn)題一上板音高全亂原因就在這。實(shí)際代碼里我會(huì)用一個(gè)查找表實(shí)現(xiàn)音符編碼到分頻閾值的映射。用case語(yǔ)句把上面表格里的N值填進(jìn)去就行簡(jiǎn)單直觀綜合器也會(huì)自動(dòng)優(yōu)化成ROM或MUX。2.2 音符編碼與ROM查表方案分頻模塊解決了“單個(gè)音怎么發(fā)聲”的問(wèn)題那“整首曲子怎么唱”就得靠音符序列來(lái)控制。常見(jiàn)的做法有兩種。第一種是ROM查表法。預(yù)先把一首曲子的音符編碼按順序?qū)戇M(jìn)一個(gè)ROM或數(shù)組狀態(tài)機(jī)用地址計(jì)數(shù)器逐個(gè)讀出每個(gè)節(jié)拍地址加一。這種做法的優(yōu)點(diǎn)是非常規(guī)整想換曲子只需要替換ROM的內(nèi)容加一首歌就是多一份ROM的事很適合做個(gè)點(diǎn)歌器。缺點(diǎn)是多了一個(gè)地址計(jì)數(shù)邏輯對(duì)新手來(lái)說(shuō)狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移要理清楚。第二種是狀態(tài)機(jī)直接枚舉。把每個(gè)音符做成一個(gè)狀態(tài)狀態(tài)轉(zhuǎn)移條件就是節(jié)拍脈沖。比如《小星星》前幾句就是Do狀態(tài) - Do狀態(tài) - Sol狀態(tài) - Sol狀態(tài) - La狀態(tài) - La狀態(tài) - Sol狀態(tài)。在Verilog里用parameter定義每個(gè)狀態(tài)狀態(tài)機(jī)里一條條列出來(lái)。我?guī)俗鲰?xiàng)目反而更推薦第二種。原因很簡(jiǎn)單ROM查表法雖然“專業(yè)”但狀態(tài)機(jī)枚舉能把音符編碼、分頻、節(jié)奏的關(guān)系一次性理清楚。等把狀態(tài)機(jī)玩熟了再去看ROM查表法簡(jiǎn)直就是降維打擊。而且狀態(tài)機(jī)枚舉天然支持跳轉(zhuǎn)比如做個(gè)循環(huán)播放或者按鍵暫停都很好改。不過(guò)代碼風(fēng)格上要提醒一點(diǎn)狀態(tài)機(jī)的狀態(tài)不要用魔法數(shù)字一定要用parameter定義。不然一首歌幾十個(gè)狀態(tài)代碼里全是4d4、4d8過(guò)兩周你自己都看不懂在唱什么。2.3 節(jié)拍控制用計(jì)數(shù)器撐起節(jié)奏音高解決了接下來(lái)是音長(zhǎng)。這是很多人做這個(gè)項(xiàng)目最容易翻車的地方。節(jié)拍的本質(zhì)是一個(gè)精確的時(shí)間基準(zhǔn)。假設(shè)一首歌是4/4拍每分鐘120拍那一拍就是0.5秒。我們要讓系統(tǒng)每0.5秒產(chǎn)生一個(gè)脈沖控制模塊收到脈沖就切到下一個(gè)音符。實(shí)現(xiàn)方法和分頻器幾乎一樣計(jì)數(shù)器從0累加到閾值就清零并輸出一個(gè)單周期的脈沖信號(hào)。這里計(jì)數(shù)的是50MHz的時(shí)鐘周期數(shù)[ M 50,000,000 \times 0.5 25,000,000 ]計(jì)數(shù)器位寬就要滿足25,000,000這個(gè)數(shù)是25bit2^2416,777,216不夠2^2533,554,432夠了。在設(shè)計(jì)節(jié)拍參數(shù)時(shí)我習(xí)慣把“每拍計(jì)數(shù)數(shù)”定義成一個(gè)parameter這樣想改歌曲速度只需要改一個(gè)數(shù)字。比如parameter BEAT_CNT 25_000_000;這是每分鐘120拍的速度。如果想讓曲子慢一點(diǎn)改成30_000_000就是每分鐘100拍。另外不同音符的時(shí)值是通過(guò)“占幾個(gè)節(jié)拍脈沖”實(shí)現(xiàn)的。四分音符占1拍二分音符占2拍八分音符占0.5拍。在狀態(tài)機(jī)里八分音符就需要在同一個(gè)音符狀態(tài)停留半個(gè)節(jié)拍周期。實(shí)現(xiàn)上有兩種做法一是把狀態(tài)機(jī)設(shè)計(jì)成每一個(gè)節(jié)拍脈沖切到下一個(gè)狀態(tài)同時(shí)允許兩個(gè)連續(xù)狀態(tài)是同一個(gè)音符編碼這樣八分音符就寫成兩個(gè)相同的連續(xù)狀態(tài)二是在狀態(tài)機(jī)里再細(xì)分計(jì)數(shù)允許一個(gè)狀態(tài)持續(xù)半拍。我傾向第一種因?yàn)闋顟B(tài)的推進(jìn)邏輯單一不容易出錯(cuò)。2.4 頂層控制邏輯狀態(tài)機(jī)的正確打開方式狀態(tài)機(jī)是這個(gè)項(xiàng)目的大腦。它的工作方式可以用一句通俗的話描述每個(gè)節(jié)拍脈沖到來(lái)我把當(dāng)前的音符編碼發(fā)給分頻模塊然后自己想一下個(gè)音符是什么。寫狀態(tài)機(jī)最關(guān)鍵的是分清“組合邏輯輸出”和“時(shí)序邏輯狀態(tài)跳變”。很多新手把這兩件事寫在一個(gè)always塊里綜合出來(lái)一堆奇怪的鎖存器。我推薦三段式狀態(tài)機(jī)寫法一個(gè)always塊負(fù)責(zé)狀態(tài)寄存器更新一個(gè)always塊負(fù)責(zé)次態(tài)判斷一個(gè)always塊或者assign語(yǔ)句負(fù)責(zé)輸出。以《小星星》開頭幾個(gè)音符為例狀態(tài)跳變大概是這樣的localparam S_REST 3d0; localparam S_DO1 3d1; localparam S_DO2 3d2; localparam S_SOL1 3d3; localparam S_SOL2 3d4; localparam S_LA1 3d5; localparam S_LA2 3d6; localparam S_SOL 3d7; always (posedge clk or negedge rst_n) begin if (!rst_n) state S_REST; else if (beat_pulse) state next_state; end always (*) begin case (state) S_REST: next_state S_DO1; S_DO1: next_state S_DO2; S_DO2: next_state S_SOL1; S_SOL1: next_state S_SOL2; S_SOL2: next_state S_LA1; S_LA1: next_state S_LA2; S_LA2: next_state S_SOL; default: next_state S_REST; endcase end always (*) begin case (state) S_REST: note_code 4d0; S_DO1, S_DO2: note_code 4d4; S_SOL1, S_SOL2: note_code 4d8; S_LA1, S_LA2: note_code 4d9; S_SOL: note_code 4d8; default: note_code 4d0; endcase end上面這段代碼很直觀地展示了“一拍一切”的思路。八分音符就是把同一個(gè)音符編碼放在兩個(gè)連續(xù)狀態(tài)里每個(gè)狀態(tài)占一個(gè)節(jié)拍脈沖。這首曲子的完整版本狀態(tài)數(shù)比較多但單個(gè)狀態(tài)的功能很簡(jiǎn)單擴(kuò)展起來(lái)也順手。這里再補(bǔ)充一個(gè)我走過(guò)的彎路狀態(tài)編碼要用獨(dú)熱碼還是二進(jìn)制碼。在資源不緊張的入門級(jí)FPGA上二進(jìn)制碼完全夠用代碼也好讀。獨(dú)熱碼適合狀態(tài)數(shù)很多、對(duì)時(shí)序性能要求高的場(chǎng)景這個(gè)項(xiàng)目用不上。3. 從仿真到上板的完整實(shí)操流程原理講得再多不如動(dòng)手跑一遍。這一章給出我推薦的一套實(shí)操流程從建工程到上板全走一遍中間穿插一些很具體的操作細(xì)節(jié)。3.1 工程搭建與代碼組織開發(fā)環(huán)境我用的是Vivado如果你用的是QuartusIntel FPGA或者國(guó)產(chǎn)FPGA的IDE思路完全一致只是界面和約束文件的格式略有差異。新建工程的時(shí)候芯片型號(hào)一定要選對(duì)。不同開發(fā)板用的FPGA芯片不同比如常見(jiàn)的有Artix-7 XC7A35T、Cyclone IV EP4CE10等。選錯(cuò)了芯片后面綜合布局布線會(huì)報(bào)錯(cuò)引腳約束也匹配不上。工程建好之后我習(xí)慣把源碼按模塊分文件組織top.v頂層模塊負(fù)責(zé)例化所有子模塊定義端口連接clk_div.v分頻模塊音符編碼轉(zhuǎn)方波輸出music_ctrl.v控制狀態(tài)機(jī)模塊節(jié)拍推進(jìn)和音符序列管理beat_gen.v節(jié)拍發(fā)生器輸出節(jié)拍脈沖這樣做的好處是每一個(gè)文件都短小精悍查問(wèn)題的時(shí)候能快速定位。很多人喜歡把幾百行代碼寫在一個(gè)文件里不是不行但等到上板出問(wèn)題要調(diào)試的時(shí)候就會(huì)體會(huì)到模塊化拆分的痛苦。3.2 仿真驗(yàn)證先“聽”后“彈”寫仿真測(cè)試平臺(tái)testbench是這個(gè)項(xiàng)目里最值得花時(shí)間的環(huán)節(jié)。很多人喜歡直接上板靠耳朵聽但那樣調(diào)試效率極低。好的仿真能讓你在幾分鐘內(nèi)確認(rèn)邏輯正確性。Testbench的基本結(jié)構(gòu)是例化被測(cè)試的頂層模塊生成時(shí)鐘信號(hào)拉高復(fù)位然后觀察波形。timescale 1ns / 1ps module tb_music(); reg clk; reg rst_n; wire buzzer_out; top u_top( .clk (clk), .rst_n (rst_n), .buzzer (buzzer_out) ); initial begin clk 0; rst_n 0; #100; rst_n 1; end always #10 clk ~clk; // 50MHz時(shí)鐘周期20ns endmodule這里有一個(gè)關(guān)鍵的仿真技巧真實(shí)的節(jié)拍計(jì)數(shù)和分頻計(jì)數(shù)都太大了。比如節(jié)拍計(jì)數(shù)器要數(shù)25,000,000個(gè)周期仿真需要跑25,000,000 × 20ns 0.5秒。這個(gè)時(shí)間在仿真器里能跑但波形看起來(lái)非常長(zhǎng)而且如果你想驗(yàn)證整首曲子那就要等好幾分鐘。我的做法是仿真的時(shí)候把分頻閾值和節(jié)拍閾值都臨時(shí)縮小比如把BEAT_CNT從25,000,000改成2500把分頻閾值也等比縮小。這樣邏輯鏈路完全一致但仿真時(shí)間從幾秒縮到幾微秒波形一眼就能看完。邏輯驗(yàn)證通過(guò)之后再改回真實(shí)參數(shù)上板。這個(gè)“參數(shù)臨時(shí)縮小”的方法在實(shí)際開發(fā)中非常實(shí)用所有帶計(jì)數(shù)器的項(xiàng)目都能這么干。仿真時(shí)要重點(diǎn)看三個(gè)信號(hào)分頻模塊的輸出是否按預(yù)期翻轉(zhuǎn)、節(jié)拍脈沖是否周期出現(xiàn)、狀態(tài)機(jī)是否按順序切換音符。如果你用ROM查表方案還要檢查地址是不是按順序加一。3.3 引腳約束與硬件連接仿真通過(guò)后真正的硬件挑戰(zhàn)才開始。首先要把FPGA的引腳和實(shí)際硬件對(duì)應(yīng)起來(lái)。你需要翻開開發(fā)板的原理圖找到三樣?xùn)|西系統(tǒng)時(shí)鐘引腳、蜂鳴器引腳、復(fù)位按鍵引腳。比如某塊常見(jiàn)的開發(fā)板上系統(tǒng)時(shí)鐘是50MHz連接在FPGA的E3引腳蜂鳴器連接在M14引腳復(fù)位按鍵連接在C12引腳。這些引腳號(hào)每個(gè)板子都不一樣必須查原理圖確認(rèn)不能照抄別人的約束文件。在Vivado里約束文件.xdc的核心內(nèi)容就是告訴工具邏輯端口對(duì)應(yīng)物理引腳、電平標(biāo)準(zhǔn)是什么。一個(gè)典型的引腳約束長(zhǎng)這樣set_property PACKAGE_PIN E3 [get_ports clk] set_property IOSTANDARD LVCMOS33 [get_ports clk] set_property PACKAGE_PIN M14 [get_ports buzzer] set_property IOSTANDARD LVCMOS33 [get_ports buzzer] set_property PACKAGE_PIN C12 [get_ports rst_n] set_property IOSTANDARD LVCMOS33 [get_ports rst_n]電平標(biāo)準(zhǔn)大多用LVCMOS33因?yàn)榇蟛糠珠_發(fā)板的銀行電壓是3.3V。如果你接的是2.5V或1.8V的外設(shè)電平標(biāo)準(zhǔn)就要相應(yīng)調(diào)整否則可能工作不穩(wěn)定甚至燒壞引腳。硬件連接方面蜂鳴器的長(zhǎng)腳是正極短腳是負(fù)極。FPGA引腳輸出方波直接驅(qū)動(dòng)無(wú)源蜂鳴器即可。我強(qiáng)烈建議在蜂鳴器正極和FPGA引腳之間串一個(gè)100到300歐的電阻不僅限流保護(hù)引腳也能讓聲音稍微柔和一點(diǎn)。有些無(wú)源蜂鳴器內(nèi)部有線圈直接連引腳在輸出翻轉(zhuǎn)瞬間會(huì)有反電動(dòng)勢(shì)串電阻能有效緩解。3.4 上板調(diào)試與最終驗(yàn)證上板之后第一件事不是聽音樂(lè)好不好聽而是先確認(rèn)幾個(gè)基本現(xiàn)象開發(fā)板電源燈正常程序下載成功沒(méi)有報(bào)錯(cuò)按下復(fù)位按鍵后蜂鳴器開始發(fā)聲聲音有節(jié)奏不是一響到底也不是完全無(wú)聲如果完全不響先用示波器或者邏輯分析儀測(cè)FPGA引腳有沒(méi)有方波輸出。沒(méi)有示波器的話可以用萬(wàn)用表測(cè)引腳平均電壓。方波的平均電壓大約是1.65V左右。如果引腳電壓一直是0或一直高電平說(shuō)明分頻邏輯有問(wèn)題或者引腳約束不對(duì)。如果聲音響了但節(jié)奏不對(duì)優(yōu)先檢查節(jié)拍計(jì)數(shù)器的閾值有沒(méi)有寫錯(cuò)。比如把50000000寫成了5000000節(jié)拍速度就快了10倍。這個(gè)錯(cuò)誤很隱蔽因?yàn)榉抡鏁r(shí)縮小參數(shù)反而掩蓋了問(wèn)題。如果音準(zhǔn)不對(duì)比如聽起來(lái)整體偏高或偏低先把某一個(gè)音符的頻率用示波器量一下或者用手機(jī)上的調(diào)音器APP對(duì)準(zhǔn)。大多數(shù)情況下是分頻閾值算錯(cuò)或計(jì)數(shù)器位寬不夠?qū)е乱绯?。說(shuō)到驗(yàn)證我推薦一個(gè)很實(shí)用的土辦法把FPGA的同一個(gè)音符信號(hào)引到一個(gè)LED上。因?yàn)榉讲l率在幾百赫茲LED看起來(lái)是常亮實(shí)際在快速閃爍但如果你設(shè)置一個(gè)很低的分頻值比如10HzLED就會(huì)明顯閃爍。用手機(jī)慢動(dòng)作視頻拍LED數(shù)一秒內(nèi)閃幾下就能驗(yàn)證分頻邏輯是否正確。這個(gè)方法在沒(méi)有儀器的條件下非常管用。4. 常見(jiàn)問(wèn)題與調(diào)試技巧實(shí)錄做硬件項(xiàng)目踩坑是常態(tài)。這一章把我見(jiàn)過(guò)和經(jīng)歷過(guò)的高頻問(wèn)題整理出來(lái)寫成一個(gè)速查表再挑幾個(gè)典型的展開講講。4.1 典型問(wèn)題速查表現(xiàn)象可能原因排查方法蜂鳴器完全不響有源/無(wú)源蜂鳴器選錯(cuò)確認(rèn)是無(wú)源蜂鳴器蜂鳴器完全不響引腳約束錯(cuò)誤對(duì)照原理圖檢查XDC蜂鳴器完全不響復(fù)位一直拉低檢查復(fù)位按鍵電平蜂鳴器一直響不停分頻器輸出恒為高/低示波器測(cè)引腳檢查N值有聲音但音調(diào)不對(duì)分頻閾值計(jì)算錯(cuò)誤調(diào)音APP對(duì)準(zhǔn)單音有聲音但音調(diào)不對(duì)計(jì)數(shù)器位寬不夠確認(rèn)位寬 ≥ log2(N)節(jié)奏忽快忽慢節(jié)拍閾值參數(shù)不一致檢查BEAT_CNT聲音發(fā)悶/聲音小蜂鳴器驅(qū)動(dòng)電流不足換三極管放大驅(qū)動(dòng)仿真正確上板不響引腳未約束或約束錯(cuò)誤檢查時(shí)序報(bào)告和XDC上電偶爾不響復(fù)位時(shí)序不穩(wěn)定增加復(fù)位延時(shí)或外部復(fù)位芯片4.2 仿真與上板不一致的坑最常見(jiàn)也最讓人抓狂的就是“仿真明明對(duì)了上板就是不行”。根據(jù)我的經(jīng)驗(yàn)原因通常集中在三處。第一引腳沒(méi)有約束或約束錯(cuò)誤。仿真時(shí)信號(hào)是虛擬的不需要管引腳。上板后如果沒(méi)有正確的引腳約束工具會(huì)隨機(jī)分配或者直接報(bào)錯(cuò)。最坑的是有些工具在未約束時(shí)會(huì)自動(dòng)分配引腳看起來(lái)下載成功了實(shí)際上信號(hào)根本沒(méi)接到蜂鳴器上。所以燒錄之前一定要看implementation的pin report確認(rèn)每個(gè)端口都綁到了正確的引腳。第二復(fù)位邏輯的差異。仿真時(shí)復(fù)位信號(hào)是理想化的從0變1只是一瞬間的事。但實(shí)際上電時(shí)FPGA內(nèi)部的復(fù)位信號(hào)可能因?yàn)殡娫磁榔?、時(shí)鐘未穩(wěn)定等原因出現(xiàn)毛刺。我習(xí)慣在頂層模塊里加一個(gè)上電延時(shí)復(fù)位用計(jì)數(shù)器對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)比如數(shù)滿100,000個(gè)周期后再釋放復(fù)位。這個(gè)做法能解決很大一部分“上電不響”的問(wèn)題。第三時(shí)序約束缺失導(dǎo)致的亞穩(wěn)態(tài)或時(shí)序違例。這個(gè)項(xiàng)目邏輯簡(jiǎn)單通常不會(huì)有時(shí)序收斂問(wèn)題但如果你的狀態(tài)機(jī)跳變沿和時(shí)鐘邊沿配合不當(dāng)個(gè)別情況下會(huì)出現(xiàn)偶爾跳錯(cuò)狀態(tài)的現(xiàn)象。解決方法是在XDC里加上主時(shí)鐘約束create_clock -period 20.000 -name sys_clk [get_ports clk]時(shí)鐘約束加上之后工具會(huì)做真正的時(shí)序分析如果存在嚴(yán)重違例會(huì)明確報(bào)出來(lái)方便提前處理。這個(gè)習(xí)慣要從入門就養(yǎng)成等以后做高速接口的時(shí)候會(huì)省非常多事。4.3 音色和音質(zhì)的進(jìn)一步提升如果你做完第一版覺(jué)得“電子琴”效果太塑料了那么可以朝這幾個(gè)方向做無(wú)損升級(jí)。第一個(gè)方向是PWM模擬正弦波。原理是讓FPGA輸出一個(gè)高頻PWM信號(hào)占空比按正弦波的幅度變化再經(jīng)過(guò)一個(gè)低通濾波器把高頻載波濾掉剩下的就是平滑的正弦波。這個(gè)技術(shù)本質(zhì)上就是1bit DAC在很多音頻應(yīng)用里都有。比直接用方波推蜂鳴器聲音會(huì)柔和非常多。第二個(gè)方向是查表DDS。先把一個(gè)周期的正弦波采樣成256個(gè)點(diǎn)存到ROM里然后用相位累加器按目標(biāo)頻率去掃ROM輸出對(duì)應(yīng)的采樣值。通過(guò)改變相位累加步長(zhǎng)就能精確控制輸出頻率。相比分頻器DDS的頻率分辨率可以做得很高而且輸出波形連續(xù)性好。這個(gè)方案在函數(shù)信號(hào)發(fā)生器里非常經(jīng)典。第三個(gè)方向是增加交互。比如用按鍵輸入音符做成一個(gè)可彈奏的電子琴或者用撥碼開關(guān)選擇不同的歌曲做個(gè)點(diǎn)歌機(jī)再或者用UART接收電腦端下發(fā)的音符序列實(shí)現(xiàn)隨時(shí)換曲目。這樣項(xiàng)目就從單純的“播放器”變成了“樂(lè)器播放器”的綜合體。還有一個(gè)非常值得做的擴(kuò)展是把音樂(lè)播放和數(shù)碼管顯示結(jié)合起來(lái)。用數(shù)碼管顯示當(dāng)前播放音符的簡(jiǎn)譜數(shù)字這樣調(diào)試和演示效果都會(huì)上一個(gè)檔次。音符編碼到數(shù)碼管段碼的映射又是一張查找表的事?；氐竭@個(gè)項(xiàng)目本身我覺(jué)得它最大的價(jià)值不在于讓蜂鳴器唱歌這件事本身而在于它把數(shù)字電路設(shè)計(jì)里最核心的幾個(gè)要素——時(shí)鐘、計(jì)數(shù)、狀態(tài)、查表——全部串在了一起而且每一步都能用耳朵聽到結(jié)果。這種“聽得見(jiàn)”的反饋比單純看LED閃爍更直觀也更能建立對(duì)數(shù)字電路的直覺(jué)。我后來(lái)接觸DDS信號(hào)發(fā)生器、PCIE、千兆以太網(wǎng)這些復(fù)雜項(xiàng)目回頭想很多基本功都是在這個(gè)小項(xiàng)目里打下的。如果你正在學(xué)FPGA或者帶新人入門不妨從這個(gè)音樂(lè)演奏電路開始。先讓它唱起來(lái)再讓它唱得準(zhǔn)最后讓它唱得好聽每一個(gè)階段都有實(shí)實(shí)在在的收獲。本文還有配套的精品資源點(diǎn)擊獲取